Сочинение на тему Самая фундаментальная проблема: создать внешний вид с помощью 5 Arrange Pipeline Outline.

Любое заданное направление может требовать исключительно одного во всем о модулях в любой данный момент, обычно в рамках этого запроса. Конвейерная обработка перепутана с получающимися в результате поручениями:

 
• Используйте многоцикловые системы, чтобы уменьшить количество вычислений в чрезвычайно одном цикле.

 

• Более короткие вычисления за цикл дают более быстрые тактовые циклы.

 

• Перекрывающиеся подшипники позволяют всем компонентам процессора работать безошибочно.

 

• Пропускная способность увеличивается благодаря тому, что заголовки заканчиваются очень часто.

упреждающее чтение

Процесс извлечения следующей инструкции или инструкций в очередь событий

До завершения текущей инструкции вызывается предварительная выборка. Самый ранний 64-разрядный микропроцессор, Intel 8086/8, предварительно извлекает в очередь без платы до шести байтов, следующих за исполняемым в настоящее время байтом, что делает их немедленно доступными для декодирования и выполнения без задержки.

FETCH STAGE

Он регистрирует этот компьютер и прогнозирует следующую оценку компьютера. Принесите единицу охватывают шестьдесят четыре бита, чтобы нести этот компьютер уважения, $ 64-битную змею, чтобы определить последующий компьютер, добавив четыре к этому компьютеру. Следующий компьютер ожидается либо как ПК + 4, либо с использованием сложного заговора ожидания ветвления. График ожидания ветвления содержит единичный целевой буфер (BTB) и блок объявления ветвления (BP). Блок BTB выдает логический допустимый флаг на адрес целевого компьютера. Блок BP предлагает логическое знание, которое содержит информацию о том, существует или нет компьютерное уважение или нет. Электронное устройство выбирает либо компьютер + 4, либо ожидаемый компьютер, поскольку следующий компьютер оценивается по законным и прогнозным сигналам. Компьютер и следующая компьютерная квадратная мера, предоставленные декодеру, организуют для дополнительной обработки.

DECODE STAGE

Направляющий декодер получает руководящие указания из памяти программ, сравнивая ПК и ожидаемый ПК с самого начала. Принимая во внимание нижний 7-битный (код операции) руководства, данные подгруппы декодируются из 3-битного поля (рабочего поля). Адреса источников и регистров цели имеют 5-битное поле каждый, и их положение устанавливается независимо от вида направления. В случае, если произошло быстрое доброе направление, информация подсказки передается в 64-битную версию для дополнительной подготовки. Код операции передается первичному классификатору сбора, который дает основной класс сгустков в качестве выхода. Фундаментальный сборщик классификаторов имеет семь параллельных компараторов (7-битный компаратор) для определения принципа накопления класса. Код операции направления рассматривается одновременно для семи классов кодов операций. Если

Любая доходность компараторов повышается, поскольку первичный собирательный сигнал создается, как правило, декодируемое направление считается НЕЗАКОННЫМ. Кроме того, классификатор подгруппы определяет правильное действие, которое должно быть выполнено направлением. Подгруппа контролируется с использованием как 3-битного рабочего поля, так и основного класса. Если вероятность того, что 3-битное рабочее поле направления совпадает с 3-битными полями декодированного первичного класса, подмассовый классификатор производит сравнение классификации подгрупп по декодированному фундаментальному классу, обычно это правило подпадает под ILLEGAL. Декодер создает управляющие сигналы для дополнительной подготовки направления. Управляющие сигналы включают в себя: Регистрация доступа, Обновление регистрации и данные конвейера (конвейер, по которому следует бронировать руководство). Enlist Access может быть целым числом, доступным для доступа к документу (INT-ACCESS), или доступом к дрейфующему пункту (FP-ACCESS) или NO-ACCESS. Обновление списка позволяет определить, какой документ должен быть составлен после выполнения руководства. Подготовка рекомендаций разбирается через два автономных конвейера для вычисления целого числа ALU / адреса памяти и FPU. Флаг EXPIPE показывает конвейер, по которому должна быть обработана направляющая. Декодированные данные отправляются для зачисления. Выберите аранжировать как посылку вместе с ПК и ожидаемым ПК.

РЕГИСТРАЦИЯ ВЫБРАТЬ ЭТАП

RS упорядочивает подтверждение декодированных данных инструкций от упорядочивания декодера и выбирает операнд из целого числа или документа списка точек перехода. RS упорядочить содержит запись набора целых чисел и точек скимминга. Запись Enlist актуализируется как оперативное запоминающее устройство (ОЗУ), которое имеет время бездействия в один тактовый цикл с тремя портами чтения и одним портом составления. Блок документа регистрации подтверждает три исходных адреса (Rd_Addr_1, Rd_Addr_2, Rd_Addr_3} и контрольный флаг (Reg_Access), который указывает на вход записей регистра (целочисленный доступ или доступ с плавающей запятой). Выход записи списка равен 64-битному, который содержит информацию либо из документ регистрации целого числа или точки скимминга и имеет один 64-битный порт компоновки для компоновки обратно. В свете данных конвейера из раскладывания по расположению операнды после выбора enlist передаются либо в конвейер вычисления номера ALU / адреса памяти, либо в конвейер исполнения FP. Планировщик направляющих FIFO, который представляет собой элемент выполнения числа / памяти / выполнения FPU, используется для планирования направлений в различных конвейерах для отправки всех направлений вместе.

ВЫПОЛНИТЬ ЭТАП

Выполнить организацию включает в себя 3 синхронных блока для операций обработки чисел и обоснования и т. д., вычисления адреса памяти объема и вычисления плавающей причины. Выполнение чисел выполняет действия по обработке чисел (сложение, вычитание, дублирование и деление) и разумные (И, ИЛИ, XOR и перемещение) действия. Аналогично, числовая математическая единица вычисляет целевой адрес для неограниченных или ограничительных переходов и заголовков переходов. Блок выполнения номеров выполняет руководящие указания, связанные с рамками, такие как заголовки SCALL, SBREAK для доступа к уровню на уровне начальника. субъект отправки резервной информации используется для направления дохода от исполнительных блоков на вклад исполнительной единицы. Единицы для памяти, связанные с подшипниками, вычисляют адрес памяти целевой информации для нагрузки и операций хранения. RISC-V ISA поддерживает загрузку или сохранение действий в блоке памяти ПК, полуслова и слова в учебную память и из нее.

НАПИШИТЕ НАЗАД

Стадия обратной записи (WB) фиксирует инструкцию из конвейера и обновляет файл регистра с результатами от исполнительных блоков. WB читает инструкцию сверху запланированной инструкции FIFO и, основываясь на информации о конвейере, читает либо из целочисленных, либо из памяти, либо из параллельных единиц с плавающей запятой.

ОДНОЦИКЛЬНЫЙ ПРОЦЕССОР

Одноцикловые процессоры – это то, что мы изучали до этого момента: из памяти поступает предположение, оно мертво, а также результаты, полученные в результате утомленного одиночного тактового цикла. Преимущество одноцикловых процессоров состоит в том, что им требуется изгиб, чтобы они были максимально простыми, как и условия инструментальных средств, и что они могут быть чем-то сложным, чтобы их можно было предусмотреть. К сожалению, им нужна склонность к плохой явке данных, и им нужны длинные такты (умеренная тактовая частота) с учетом главной цели – вовремя выполнить все необходимые вычисления. Процессор с одним циклом воспроизводит назначения для получения руководства, преобразования направления, выполнения, получения и возврата памяти в течение тактового цикла платы. чтобы начать с компьютерной оценки, используется в качестве доставки в файл памяти направлений, которая обеспечивает 32-разрядную оценку последующего ориентира, который будет мертвым. Это направление затем разделяется на отличительные поля, представленные в Таблице 3.1. биты поля кода операции правил [64-26] отправляются в модуль эффекта для определения типа направления для выполнения. тип направления в это время определяет, какие управляющие сигналы должны быть объявлены и какую работу должен выполнять АЛУ, расшифровывая практическое правило. эмпирическое правило вводит поля адреса rs1 бит [25-21], rs2 бит [20-16] и rd бит [11-7] используются для обработки документа enlist.

Запись списка поддерживает 2 бесплатных входа и одну запись за один такт. Запись ввода просматривает запрашиваемые адреса и дает оценки данных, содержащиеся в этих регистрах. Эти оценки данных могли бы затем обрабатываться АЛУ, чья деятельность управляется блоком управления, либо метод адресации памяти (например, загрузка или сохранение), результат жонглирования разнообразием методов (например, включить и, кроме того, slt), либо разыграть траст (например, филиал). в случае, когда декодированное направление является жонглированием диапазонов, результат ALU должен быть составлен для связывания списка. При маловероятной вероятности того, что декодированное направление может быть кучей или хранилищем, результат ALU затем будет обращаться к памяти данных. Последний аванс составляет результат ALU или оценку памяти обратно во введенный документ.